




Hochschule **RheinMain**
University of Applied Sciences
Wiesbaden Rüsselsheim



HARDWARE / SOFTWARE- SCHNITTSTELLEN

Hardwareentwurf mit VHDL

23. Juni 2014
(Revision: 1341)

Prof. Dr. Steffen Reith

Theoretische Informatik
Studienbereich Angewandte Informatik
Hochschule **RheinMain**



Notizen

Notizen

ASYNCHRONE SIGNALE & CLOCK DOMAIN CROSSING

CLOCK DOMAINS (II)

Idee: Benutzen für jedes Signal eines Busses einen eigenen Synchronizer.

FALSCH: Haben uns schon die Designregel „**Vermeide** asynchrone **zusammenhängende Signale** (z.B. binäre Zahl)“ in Zusammenhang mit Synchronizern überlegt.

Idee: Verwenden ein (synchronisiertes) Signal und führen ein **Handshaking-Protokoll** durch.

1. Der Sender gibt Daten aus und aktiviert **dann** das Signal **REQ**.
2. Der Empfänger übernimmt die Daten und aktiviert **danach** das Signal **ACK**.
3. Der Sender deaktiviert **REQ** und reaktiviert es nicht, solange bis auch **ACK** deaktiviert wurde.
4. Bemerkt der Empfänger, dass **REQ** deaktiviert wurde, so deaktiviert er auch **ACK**.

146

Notizen

CLOCK DOMAINS (III)

Dieses Vorgehen ist als 4-Phasen Handshake bekannt (es gibt auch effizienter Versionen wie den 2-Phasen Handshake).

Nachteil: Die Phasen brauchen Zeit, damit **geht (viel) Bandbreite** bei der Übertragung der Daten **verloren** (Handshake muss für jedes Datenpaket durchgeführt werden).

Idee: Verwenden einen asynchronen (dual-port) FIFO mit

- einem Write-Port mit eigenem Takt,
- einem Read-Port mit eigenem Takt und
- **full** bzw. **empty** Signal für die Flusskontrolle.

Vorteil: Durch dieses Vorgehen werden zeitaufwendige Handshakes vermieden (Datenrate nähert sich dem „Machbaren“ an).

147

Notizen

EIN ASYNCHRONER FIFO (III)

Teilt man die Folge der Gray-Codes in vier gleich große Teile ein, so ergibt sich die folgende Liste der beiden hochwertigsten Bits:

00, 01, 11, 10, 00 (das letzte Paar wurde wiederholt)

Beobachtung: Zwei Paare (a_n, a_{n-1}) und (b_n, b_{n-1}) folgen aufeinander genau dann, wenn $a_{n-1} = b_n$ **und** $a_n \neq b_{n-1}$ gilt. Dies führt zu folgenden VHDL-Anweisungen:

```

1  fullWarn <= (writeAdr(writeAdr'high - 1) xnor
2              readAdr(readAdr'high)) and
3              (writeAdr(writeAdr'high) xor
4              readAdr(readAdr'high - 1));
5
6  emptyWarn <= (writeAdr(writeAdr'high - 1) xor
7              readAdr(readAdr'high)) and
8              (writeAdr(writeAdr'high) xnor
9              readAdr(readAdr'high - 1));

```

150

Notizen

EIN ASYNCHRONER FIFO (IV)

Der FIFO ist **leer** (bzw. **voll**), wenn eine Leerwarnung (bzw. Vollwarnung) gespeichert wurde und Leseadresse gleich Schreibadresse ist.

Frage: Wie speichert man eine Leerwarnung / Vollwarnung?

```

1  except : process(fullWarn, emptyWarn, clear)
2  begin
3      -- fifo should be cleared or we have an empty warning
4      if ((clear = '1') or (emptyWarn = '1')) then
5          -- '0' indicates a possible empty in the next future
6          exCase <= '0';
7      elsif (fullWarn = '1') then
8          -- '1' indicate a possible full in the next future
9          exCase <= '1';
10     end if;
11 end process;
12
13 -- Generate asynchronous empty / full signals
14 aFull <= exCase and equalAdr;
15 aEmpty <= not exCase and equalAdr;

```

151

Notizen

EIN ASYNCHRONER FIFO (V)

An dieser Stelle verwenden wir ein **Latch** für exCase!

Nur eine **Schreibaktion** bewirkt, das das full-Signal '1' wird. Damit ist die **steigende Flanke** synchron zur write-clock.

Analog: Die steigende Flanke des empty-Signals ist synchron zur read-clock.

Problem: Müssen noch die fallenden Flanken von „empty“ und „full“ synchronisieren:

```


1  synchronize_full : process (wClk, aFull)
2  begin
3    if(aFull = '1') then
4      -- happens synchronously (aFull = '1' needs equalAdr = '1')
5      full <= '1';
6    elsif (rising_edge(wClk)) then
7      -- Fifo is not full and the falling edge is synchronized too
8      full <= '0';
9    end if;
10 end process;

```

152

Notizen

ASYNCHRONER FIFO (BLOCKSCHALTBIKD)



153

Notizen
