Aktuell
Hier etwas über die Chipherstellung
Folien
Folien finden sie im geschützten Bereich.
Literatur & Links
- Die Projektseite des Layr-Wettbewerbs findet sich auf Github
- Webseiten des Projekts OCDCPro
- ASIC-Entwicklungstools OpenRoad-Flow-Scripts
- Eine Sammlung von Chipentwicklungstools
- Schulungsunterlagen eines Kurses zur Chipentwicklung auf der Basis von OpenRoad
- Ein funktionstüchtiges Beispiel für ein ASIC-Design mit dem IHP Open-PDK und OpenRoad findet sich unter auf GitHub
Aufgaben
Wie besprochen:
- Studieren Sie die Details des Layr-Wettbewerbs (Verbesserungen und Fragen bitte als Issues / Pull-Requests einbringen)
- Organisieren Sie sich in Gruppen wie besprochen
- Installieren Sie sich die OpenRoad-Flow-Scripts und die OSS-CAD-Suite
- Versuchen Sie mit den Beispiel-Design der OpenRoad-Flow-Scripts ein gds-File zu bauen. Stellen Sie das gas-file mit Hilfe von klayout dar
- Besorgen sie sich Literatur über Verilog und arbeiten Sie sich in die Verilog-Syntax ein (Hinweise zu Büchern finden im Foliensatz 9)
Fragen, Bemerkungen oder Verbesserungsvorschläge? Bitte EMail an Steffen Reith
Letzte Änderung: 06.01.26