Oft ist VHDL (von Verilog will man gar nicht erst reden) zu nahe an der Hardware um schnell und produktiv mit FPGAs zu entwickeln. Deshalb könnte mehr Abstraktion helfen. Da gibt es verschiedene Ansätze wie Chisel oder Spinal und es stellt sich die Frage, welche Lösung die Arbeit mehr beschleunigt. Interessanterweise wird Spinal nur von einer sehr kleinen Entwicklergruppe hochgezogen, wogegen Chisel aus Berkeley kommt. Trotzdem muss sich Spinal nicht hinter Chisel verstecken! Es bleibt spannend. Projekte die Spinal (oder Chisel) verwenden könnten dazu dienen hier mehr Erfahrung aufzubauen.